1 FPGA開発フロー
2 Veritakの構成
3 Veritak操作方法
3.1 シミュレーションの開始
3.2 ブレークポイントの設定
3.3 ソースから信号追加
3.4 ScopeTreeViewから信号追加
3.5 WaveformViewの操作
3.6 カーソルの操作
3.7 プロジェクトファイル
3.8 トランスレートプロジェクト
3.9 単独起動の方法
3.10 信号名保存
3.11 VCDファイルの信号名保存
3.12 FIND_PATTERNダイアログ
3.13 カーソルエッジモード
3.14 ステートに名前を付ける
3.15 lint機能
3.16 マーカモード
3.17 WaveformViewのカスタマイズ、操作方法
3.18 マルチView
3.19 トレースモード
3.20 トレースモード2による構造解析
3.21 新規プロジェクトを自分の色設定で立ち上げるには？
3.22 アナログ表示
3.23 メモリ表示
3.24 VeriPadのカスタマイズ方法
3.25 波形フォーマットをテキストでSaveする
3.26 グループ信号の作成
3.27 パルスをカウントする
3.28 Veritak起動のショートカット
4 ゲートレベルシミュレーション
4.1 Quartusによる例
4.1.1 カウンタ
4.1.2 乗算器
4.1.3 SRAM
4.1.4 PLL
4.1.5 MIPS R3000
4.1.6 AES
4.2 Xilinxによる例
4.2.１ なひたふさんの基板を使う
4.2.2 カウンタ、Xilinxライブラリを使う
4.2.3 デュアルポートRAM