YACCプロジェクト　（Yet　Another　CPU　CPU）

１．設計目標（Apr.15.2005変更）

• 設計は、FPGA(XILINX,Altera）に対応する。
• XilinxはSpartan3　Starter Kit,Alteraは、CYCLONEでC プログラムを走らせFPGAでの実動作を確認する
• Opencores掲載を目指す。
• NYSLライセンス
• GNU　アセンブラ、Cコンパイラを添付し、簡単に追試、再現、学習できる環境を提供する。
• ドライストーンを良く見せる。C言語が簡単に使える環境の構築

1.1 仕様

• 外部RAMは使用しないが、アドレス空間26ビットで設計、
• Xilinx　Starter/Cyclone共、16KB のRAMを内蔵できるので、RAM１６KB で実装する。サイズの違うRAMに対しては、`ifdefで記述を切り替える
• UART WRITE FIFO 512Byte、UART　READ INTERRPUT付き